توضیحات

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله طراحی مدار نمونه بردار و نگهدار دو خازنی تمام تفاضلی 20MS/s توان پایین با بیش از 11 بیت دقت درتکنولوژی 0?180?18?m CMOS دارای 6 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله طراحی مدار نمونه بردار و نگهدار دو خازنی تمام تفاضلی 20MS/s توان پایین با بیش از 11 بیت دقت درتکنولوژی 0?180?18?m CMOS  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله طراحی مدار نمونه بردار و نگهدار دو خازنی تمام تفاضلی 20MS/s توان پایین با بیش از 11 بیت دقت درتکنولوژی 0?180?18?m CMOS،به هیچ وجه بهم ریختگی وجود ندارد


بخشی از متن مقاله طراحی مدار نمونه بردار و نگهدار دو خازنی تمام تفاضلی 20MS/s توان پایین با بیش از 11 بیت دقت درتکنولوژی 0?180?18?m CMOS :

تعداد صفحات:6

چکیده:

دراین مقاله طراحی یک تقویت کننده ی نمونه بردار و نگهداربا نرخ نمونه برداری 20MS/S و دقت بیش از 11 بیت در تمامی گوشه های PVT ارائه می شود انتخاب توپولوژی مناسب برای OTA بایاس مدار جبران سازی و مدار CMFB به تفصیل شرح داده می شوند برای داشتن سرعت بالا و بهره مناسب از ساختار Folded Cascode دو طبقه برای OTA استفاده شدها ست در گوشه TT و دمای 27 درجه پهنای باند حلقه باز OTA برابر 156MHz و حد فاز 79 درجه است سوئیچینگ خروجی مدار S&H بصورت تفاضلی 18 Vp-p بوده جریان مصرفی مدار 167mA و SNR نهایی 7432dB می باشد.

برای دریافت اینجا کلیک کنید

سوالات و نظرات شما

برچسب ها

سایت پروژه word, دانلود پروژه word, سایت پروژه, پروژه دات کام,
Copyright © 2014 nacu.ir
 
Clicky